### ⑩日本国特許庁(JP)

# 00 特許出願公表 @公表 平成5年(1993)12月16日

### 四公表特許公報(A)

平5-509184

@Int.Cl. 3

識別紀号

赛 睿 辯 求 未隨求

部門(区分) 6(3) (全9頁)

G 06 F

井

于備審查請求 有

会発明の名称

会特 町 平3-510619

並列プロセツサーアレイのための仮想処理アドレス・命令ジエネレーター **約翻訳文提出日 平4(1992)11月30日** 

庁内整理番号

会国際出願 PCT/US91/03345 の国際公開番号 WO91/19268 @国際公開日 平3(1991)12月12日

優先指主張

@1990年5月29日@米因(US)@529.947

の発明者 ジャクソン、ジェームス、エイ ウェープトレーサー インコー アメリカ合衆国 27511 ノースカロライナ州 キヤリイ、ペンウ ッド ドライブ 119 アメリカ合衆国 01720 マサチユーセツツ州 アクトン、グレー

の出 願 人 ポレイテッド

00代 理 人 動指 定 国 弁理士 秋元 輝雄 AT(広域特許), AU, BE(広域特許), CA, CH(広域特許), DE(広域特許), DK(広域特許), ES(広域 符許), FR(広域符許), GB(広域符許), GR(広域符許), 1T(広域符許), JP, LU(広域符許), NL(広 城特許)。SE(広域特許)

ト ロード 289

最終頁に続く

1. 選択された1つの問題次元に含まれるノードの数より少ない数のプロセッ サーセルを有するプロセッサーアレイのための、プロセッサーセル命令とそれに 対応するプロセッサーセル物理メモリーアドレスを生成することを目的とした。 仮想処理命令・アドレスジェネレーターを鍛えた. 以下のものからなる並列処理 427A:

前もって決められた数の物理プロセッサーセルを有する!つのプロセッサー アレイ:

解かれるべき!つの問題次元のサイズを構成する数の問題ノードを提供する ための手段: 問題ノード数を提供するための手段と前もって決められた数の物理プロセッ

サーセルに必答して、この訳もって決められた数の物理プロセッサーセルの各々 に伴うべき仮想プロセッサーの数を確定するための手段; 前記の前もって決められた数の物理プロセッサーセルの各々に伴うべき仮想

プロセッサーの数を確定するための手段に応答して、物理プロセッサーセルの各 々に伴う各級想プロセッサーのベースメモリーアドレスに対応する1つの物理プ ロセッサーセルメモリーアドレスを確定するための手段:

| つまたは | つ以上のプロセッサーセル命令を提供するための手段; 各オペランドを前記のプロセッサーセルのアレイによって処理するための、

1つの仮想オベランドメモリーアドレスを提供するための手段; 仮想オペランドメモリーアドレスを提供するための前記の手段と前記の仮想

プロセッサーのベースメモリーアドレスに応答して、1つの対応する仮想プロセ ッサーベースメモリーアドレスで仮想オベランドメモリーアドレスを加算し、処 躍されるベラオベランドの1つの物理プロセッサーセルメモリーアドレスを生級 するための手段: ならびに

処理されるべきオペランドの物理アドレスを見生させるための前記の手段お よび!つまたは!つ以上のプロセッサーセル命令を提供するための何起の手段に **心苔して、プロセッサーアレイの各プロセッサーセルに披すべきアドレス両配置** プロセッサーセル命令を発生させるための対応する!つの物理プロセッサーセル

- メモリーアドレスをもった1つのプロセッサーセル命令を生じさせるための手段 2. 請求項1のシステムにおいて、プロセッサーセルアレイに、多次元アレイ
- を構成するように相互接続された複数のプロセッサーセルが含まれるもの 3. 請求項2のシステムにおいて、多次元アレイに1つの3次元アレイが含ま
- nason 4. 請求項1のシステムにおいて、1つの問題次元のサイズを構成する問題ノ ード数を提供するための手段に、例葉型プロセッサーが含まれるもの
- 5. 請求項1のシステムにおいて、各仮想プロセッサーのベースメモリーアド レスに対応する1つの物理プロセッサーセルメモリーアドレスを確定するための 手段が、オペランドがそこから取られるべき原始仮想プロセッサーのベースメモ リーアドレスと、オペランドがそこに記憶されるべき宛先仮想プロセッサーのペ ースメモリーアドレスを確定するもの
- 6、請求項1のシステムにおいて、プロセッサーセル命令の各々に、少なくと も1つのプロセッサーセルアドレスセグメントと1つのプロセッサーセルコント ロールセグイント がきまれるもの
- 7. 請求項1のシステムにおいて、対応する1つの物理プロセッサーセルメモ リーアドレスをもった1つのプロセッサーセル命令を生じさせるための手段が、 その物理プロセッサーセルメモリーアドレスを、1つの対応するプロセッサーセ ル命令のアドレスセグメントの頃に加算するもの
- 8 選択された1つの問題次元に含まれるノードの数より少ない数のプロセッ サーセルを有する多次元プロセッサーアレイのための、プロセッサーセル命令と それに対応するプロセッサーセル物理メモリーアドレスを生成することを目的と した、仮想処理命令・アドレスジェネレーターを備えた、以下のものからなる多 次元並剣処理システム;
- 少なくとも1つの3次元アレイを形成するように相互接続された。 何もって Rめられた数の物理プロセッサーセルを有する1つのプロセッサーアレイ:
- 解かれるべき1つの問題次元のサイズを構成する数の問題ノードを提供する OMMEN .
- 問題ノード数を提供するための手段と前もって決められた数の物理プロセッ

サーセルに必否して、この前もって決められた数の物理プロセッサーセルの各々 に伴うべき仮想プロセッサーの数を確定するための手段:

**你記のなもって込められた計の物理プロセッサーセルの各々に作うべき伝想** プロセッサーの数を確定するための手段に応答して、物理プロセッサーセルの各 々に伴う各仮想プロセッサーのベースメモリーアドレスに対応する1つの物理プ ロセッサーセルメモリーアドレスを確定するための手段:

プロセッサーセル命令の各々に少なくとも1つのプロセッサーセルアドレス セグメントと1つのプロセッサーセルコントロールセグメントが含まれるような 状態で、1つまたは1つ以上のプロセッサーセル命令を提供するための手段:

各オペランドを前記のプロセッサーセルのアレイによって処理するための、 しつの影響オペランドメデリーアドレスを提供するための手段:

所様オペランドメモリーアドレスを提供するための前記の手段と前記の仮想 プロセッサーのベースメモリーアドレスに応答して、1つの対応する仮想プロセ ッサーベースメチリーアドレスで仮想オペランドメモリーアドレスを加算し、抵 理されるベラオベランドの1つの物理プロセッサーセルメモリーアドレスを生成 するための手段: ならびに

処理されるべきオペランドの物理アドレスを発生させるための所記の手段お よび!つまたは!つ以上のプロセッサーセル命令を提供するための前記の手段に 応答して、多次元プロセッサーアレイの各プロセッサーセルに掲すべきアドレス 再配置プロセッサーセル命令を発生させるための対応する 1 つの物理プロセッサ ーセルメモリーアドレスをもった前記のプロセッサーセルアドレスセグメントを 加算するための手段

発明の分針: 本発明はコンピューターシステム、そしてより詳細には並列処理コンピュー

**並列プロセッサーアレイのための仮想処理アドレス、命令ジェネレーター** ターシステムに関するものである. 発明の貨量:

電場と組場、液体の流れ、音波、熱の流れなどの自然現象の、ある与えられ た縁部における状態は、3次元的、空間的に分布するデータとして、高いに直交 する3つの座標軸の方向における空間的位置が指揮をもって示されるところの、 1 つまたは 1 組の数によって表現される。場合によっては、さらに第4の次元と して、「時間」も考慮しなければならない。これまで科学者やその他のコンピュ ーター・ユーザーは、ボワッソン方程式やマックスウエル方程式など、空間的に 分布するデータにかかわる保護分方程式を解こうとする場合に、十分なデータ処 **理能力を享受することができなかった。これは、従来技術によるプロセッサーシ** ステムとプロセッサーアレイが、2次元構成に限定されていたことによるもので

結論に1カデアレイまかは2次デアレイを用いて行う、3次元方程式を解く ための従来技能による試みは、プロセッサーではなくメモリーに配信させなけれ ばならない空間データの、第2または第3の次元への指揮またはアドレスポイン ターを計算するために、大量の「プロセッサーオーバーヘッド」を必要とする処 理システムを生み出した。たとえば伝統的なシングルプロセッサー型コンピュー ターの場合、X次元と2次元の指揮を計算するには、最大で3個の業算と2回の 加賀を実行しなければならない。2次元コンピューターを使った場合には、X輪 とY輪は直接的にアクセスできるが、Zボインターはやはり計算しなければなら す、そしてこの計算のために依然として最大で1回の乗算と原算が必要である。

3次元データを従来技術によって取り扱おうとする場合には、このほか、米 顕特許No. 4. 8 | 4. 9 7 3で開示されているような相互結合配列もまた用

いられる。この特点では、3次元プロセッサーアレイの挙動に似せてプロセッサ ─セル間でデータの切り替えを行うよう、ルーターに命令を与えることができる ようになっている。しかしながらルーターは、データを各種プロセッサーの間で は他させるために、本味のプロセッサーオーバーヘッドを必要とする。またこれ に加えて、スイッチィング機能を遂行するための支援制御回路も必要である。シ ステムスループットまたは帯幅は、ルーターオーバーヘッドによってかなり很な われ、またシステムのコストと信頼性も、ルーターと支援制御回路を含めなけれ ばならないために、やはり大きく損なわれる。

さらにまた、基例処理問題の多くは、プロセッサーアレイの利用可能なプロ セッサーセル数を上回る数の問題ノードを必要とする。こうした状況においては 、ある与えられたプロセッサーアレイに問題空間を合致させるための調整を、応 用プログラマーに行わせることは回避するのが望ましい。むしろ応用プログラマ 一は、プロセッサーアレイのサイズの束縛から切り難し、間段空間のサイズのみ を指定すればよいという状況にすべきである。さらにまた、プロセッサーアレイ のサイズが異なる各種のプロセッサーシステム間での共用性を確保するために、 プロセッサーアレイがどのようなサイズのものであっても、花列処理プログラム をランさせることが可能でなければならない。

**本発明は、問題空間のノード数より少ない数のプロセッサーセルを有してい** ても遊し支えない多次元プロセッサーアレイなどの益判処理アレイに、プロセッ **サー命令を生成するための、仮想処理アドレス・命令ジェネレーターを含む技列 の限システムを提供するものである。** 

好ましい!つの実施例においては、上記処理システムは各プロセッサーセル のメモリーをいくつかの守しい部分に分割し、そしてこの分割された天々に1つ の問題が想をお広させる。つぎに命令ジェネレーターは、与えられた問題を間の 各部分空間に対して1級さのプロセッサーセル命令を生じさせ、そしてこの命令 シーケンスのそれぞれについて、旅祭するアドレス変更がアドレスジェネレータ 一によって与えられる。このような仕組みにより、誠義利処理アレイは、プロセ ッナーアレイに存在するプロセッサーセル数より多い数の問題ノードを有する間

### 誰を、メモリースワッピング無しで解くことができる。 商素の説明:

上記ならびに上記以外の本発明の特徴は、以下に述べる説明を添付図面を参照 しつつ読み通すことにより、一度よく理解されるであろう。添付園面において、 関1は、本発明にもとづく、コントロールプロセッサーと仮想処理アドレス

命令ジェネレーターを有する多次元並列処理システムとプロセッサーアレイの

図2は、本発明にもとづくアドレス・命令ジェネレーターの一般詳細なプロ ック間である. 図3は、図1に示すコントロールプロセッサーの一層詳細なプロック図であ

**刻えけ 刻りに示すすべうシドアドレスジ・ネレーターの一層其間のブロッ** 

クロアある 図5は、本発明にもとづくマイクロコードメモリーアドレスジェネレーター

と即能オペランドピットエクストラクターの一層詳細なブロック間である。 図6は、本発明にもとづく仮想処理アドレス・命令ジェネレーターのタイミ ング間である。

売7Aと関7Bは、物理・仮想プロセッサーセルメモリーの分割を示す。 図8は、図2に示すアドレス再配置回路の一部分をなすアドレス両配置コン トロールレジスターのブロック原である。

図9と図10は、図2に示すアドレス再配配回路の追加回路にかかわる延載 似てある.

図:1 Aと図:1 Bは、プロセッサー間通信命令の1例を示す。 また、 図12は、図2に示すナノ命令・テンプレートジェネレーター回路の一層井 穏なブロック数である。 発明の詳細な説明:

関1は、複数のプロセッサーセルを有する、本発明にもとづく多次元プロセ ッサーシステム100を示す。展プロセッサーシステムには、小型コンピュータ ーシステムインターフェース (SCS1) 106などのインターフェースによっ

### 特表平5-509184 (3)

てプロセットーントローラ 10 4に開始されてコマンドブリブロセッチーと に関するとこの、週かの発見プロセットー10 20 位を打から、お生しい実 歯内においては、この同意型プロセッサー10 22 として、Unix "オイレーテ ップタンタナムの開始のもとに向けてる高可のコンピューターを用いる。のかる 内型型プロセッチーラ地に、Sun が10 ros ps s to an またがら入計で ることが可能なちunブープスターフェンである。何意型プロセッチー10 25 は、語のCOプンパーターと、C2番かのお野田原本大学を明れてきるようがな されたプログラムをシステムがコンパイルし受けてることを可能にする。何記C コンパイラーのあわるプブロセッドーの考まれる。

 コントロールプロセッサー! 10 社のリアライデー1 20 との前で選邦の データの変遣しを行うが、一方、海が加工・ジドド 60 12 を必能してプロセ ッサーブレイ! 08 との間でもデータの変遣しを行う。同様にして、料面型プロ セッサー10 2 との間の通道にが思コンピュータージアネイインデーフェース ( SCS) 1 10 6 を分析してされる。コンロールアウマ・サーブ 10 はプロセ ッサーアレイ1 08 年初間記述でもためのコアンドを受け出り、そしてプロセッ ーアレイ、研究プロセッサー。かなり、間報はよびチャンタンのスケッピ ングR A Mやオブションの1/0 デバイスなどの間辺質性間の人出力を延を可得

利望型プロセッサー102は、問題登開次元150ならびに温期的な利用設定情報をコントロールプロセッサー110へ伝送することにより、システルを初設定する。コンロールプロセッサー110は、シリアライサー120所以リフェクセロードして、あプロセッサーセルにともなり問題ノードの写像156をシリアライサーに記述することにより、この情報に必要する。アドレス同位置を利用15名と対象によるを受けなり、として、問題型プロセッサー10名から

映紙の前程を処理する間に、それを開いて、仮想アドレスペース164と途隔アドレスペース165の頭を生成させる。

コントロールプロセッサーはまた、操作符号154とオペランドデータ15 2を推号してマイクロプログラム制御信号160を生成させ、そしてそれをマイ クロプログラム・コントロールユニット176へ送る。マイクロプログラム・コ ントロールユニット!76は、これらの信号に応答してナノ命令テーブルアドレ ス178を発生し、そしてそれを用いてナノ命令メモリー124をアドレスし、 ナノ命令テンプレート180を得、ついてそれをナノ命令ジェネレーター166 へ送る。マイクロプログラム・コントロールユニット176はまた、オペランド ピットのアドレスジェネレーター168、アドレス再配幣回路162、およびナ ノ命令ジェネレーター166を、それ自身の操作と同期させるための制御情報を 生成する。ナノ命令ジェネレーター166は、仮想アドレスペース164または 遠隔アドレスペース165と仮想アドレス170の和としてそれが形成する各々 の物理アドレス174を、対応するナノ命令テンプレート180のアドレスピッ トと加賀し、それぞれのナノ命令182を生成する。それぞれのナノ命令182 は、各プロセッサーセルのメモリーにおける1つのピットの物理アドレスと、各 プロセルサーサルのよのビットについて選択されるべき時代を記述する知識ビッ ト、の両方を含む、ナノ命令ジェネレーター166は、それが生成させる各々の ナノ命令182を、アレイの全てのプロセッサーセルへ流す。

X、= X / s。. Y、= Y / s,. および Z、= Z / s。 ここに X、. Y・および Z、は各物度プロセッサーセルの領域の次元、X、 Y お よび Z に対象での次元、また s。. s,および s。は物類プロセッサーにおけ

シリアライザーは、それがコントロールプロセッサーから人手することが可 能な未処理の人力を有するときは、それぞれのナノ命令サイクルに 1 団だけ、ブ

### 特表平5-509184 (4)

ロセッチーンドレのあ了ロセッチーとれば、相似でナノ向かを終すべまである。 メリアライテーは、フェッチーコンドローラーがの会別であることが、 利して1のカットのクラークンスを達成するがけでなく。また、必要に近じてか そんのは、コンドフトルを実施したシスト を心だったとグラのでいる系を変力でセッチーについてものナノのカシーシン 光ブロセッチーが開発に適じしたのづければならいとさば、無効の地質プロセッチー デッチールが開発できるがあるとなった。

したがって、コントロールプロセッサーから気材能をあるが入られたプラク のに対比するおナノ命シーテンスを生態させるためには、各種のアドレス ・命のシュネレーテーは、それが生態させるおナノ命のに含めるためのオペラン ドの物質アドレスを対象し、また、つぎのサインルでものイイウコード合合を 表行するか、したサイエは、そのナノ命や生態をせるかをはなってみ一合合を 中を予選しなければならない、つばじりプライザーは、ある1つの物質プロ・ サーナルのの域にあるよれぞれの部型プロセッサーについて、選者する実際を 駆したうえて、それが生態させるおナノ命のシーテンスを反復しなければならな

本業物のアドレス・合かりょえレーター 12 0년、 はイイランドの遺化では、 いずなら向すイフンドは、 由まながに対してはつって手机している。 、 すっな合きイフンドは、 由まながに対しては3 つのアドレスニン・ド格 り、一方、一時間は15 はまなびに対しては3 つのアドレスニン・ド格 イアトレスレンスター 18 は18 は、2 つの1 6 ピナ・トゥートがある。そ イアトレスレンスター 18 は18 は、2 つの1 6 ピナ・トゥーアドレスレンスター 18 は 9 日本18 は18 は、3 たび2 つの1 ピナ・トゥーアリエスレンスター 18 は 18 的が重まれる。たちのカロンスターが3 0分の第1 のレンスター 12 フトロー イアのセッチーにより直接所にの一番目が、一が、第2 のレンスター 12 レフィー 、コントの一次フロセッチーが紹介なサフの自然を提出しているからだは、 、コントの一次フロセッチーが紹介なサフの自然を提出しているからだは、 1 6 ビット・ハイアドレスカウンター 1 8 7、1 5 ビット位置アドレスカウンタ ー 1 8 8、および 1 6 ビット・ローアドレスカウンター 1 8 9 が含まれる。

図4に示す5つのシリアライザーアドレスユニットのレジスターとカウンタ ~に加えて、シリアライザーは、図5のレジスター202を経由してコントロー ルプロセッサーから情報を受け取る。マイクロプログラムアドレスレジスター2 03と204、およびマイクロプログラムアドレスカウンター208は、各シリ アライザーサイクルの許遠でロードされる。メモリーレジスター206はシリア ライザーがマイクロコードの実行を開始するときにレジスター204からロード され、そしてシリアライザーがランしているあいだは、マイクロプログラムによ って生成させられるブランチアドレスからロードされる。各シリアライザーサイ クルの終建でシリアライザーがマイクロブログラムメモリーアドレスレジスター 206をロードするときは、シリアライザーはまた、アドレスレジスター206 にロードされつつあるアドレスで、関1のコントロールプロセッサーデータメモ リー | | 4からデータワードを読み取る。このデータは、それぞれ64ビットワ ィドの前階オペランドレジスタード0およびF1(それぞれ210および212 )におみ込まれる。『オペランドアドレスユニットからの『ピットアドレスカウ ンターのローオーダー6ビット214は、64:1マルナブレックサー216を **終申して、前暦谷州常数の段行ビット216となるように、F1レジスターに1** 

### つのピットを選択する。

パス193などの各仮想プロセッサーバスは、複数のサイクル200からなる。またシリアライザーは、各サイクルのあいだに1つの行効ナノ命令を発生さ

wat acamana.

シリファイアーは、あシリファイデーのロップサイクル 19つの内容で、5ペ リファアドルシュートのコウのカップ・18 アー18 90の内容・イン リルノントなりビディクリンプトすることができる。ビット位置アドレスのクリンディ ファー18 00でのカップラーゼ ファンプト 10 では、ロンディング・ファー ガは、1つのメイランドのマイドのビットに関するロンディング・ファー メートのファードル・ファードル・カース・ファードル・ファ

各種度プロセッサーのメモリーは、第7名のメモリーマップ220に示すよ かに気分される。このメモリーマップには、プロセッサーアレイ内の時で ッサーロ波を記述するフラクを打てる物質フラヴ・セグメント222と、一味メ モリー記述機能224が含まれる。民ののメモリーは、長さがモれぞれいビット の、5.1、1269でいかを送了ロンサースキリー機2225に気分され

本れたれの物型プロセッサーにおは、私マクロの名を、その間域にある格 並プロセットーことに 1回っか、金巻の1、7、犯要所しな 1が10でなった。 フ8のメモリーマック23 のは、及る V ビットの、1つの原面プロセッサーメモ リー22 をのメモリーマッドニグラを示す、アウロの前の、あられたある1つ の担当プロセッサー22 をの実践は、近での異なる3 7 のは、その一で23 4 とスタック23 6 の状態、 およびそのまでラグ23 8 の間によって記念される。 プログローの場合性のよったの実践による。アウロの令を実立するのに必要 プログローの場合性関係22 4 の値と、物理プロセッサーのあレクスターの決型

| 1つの保護処理空間を設定するために、コントロールプロセッサーは、数8
の4つのプロセッサー×0、y0、ε0よびz0(240~246)を以下のようにロードする。ただし、Yは1番紙プロセッサーのメモリーサイズである。

x0=X, Y, Z, V y0=Y, Z, V z0=Z, V s 0 = V

プロセッサーアレイ内での1つのプロセッサーセルから刻のプロセッサーセ

ルへのデータの移動は、以下の構文に従って記述される。  $\mathbf{a} = \{\Delta \mathbf{x} : \Delta \mathbf{y} : \Delta \mathbf{z}\} \mathbf{b}$ 

複数の仮走プロセッサーとの間でデータの移動をむこなうマクロ命令を延撃 するに先立ち、コントロールプロセッサーは、3つのレジスターd×0、dy0 およびd×0 (248~252)を以下のようにロードする。

0 (248~252) を以下のようにロードする。  
dx0=(
$$\Delta$$
x-X、 $|\Delta$ x/X、 $|$ ) Y、2、V

$$dy 0 = (\Delta y - Y, + \Delta y/Y, +) Z, V$$

$$dz 0 = (\Delta z - Z, + \Delta z/Z, +) V$$

ここにムメ、ムッ。およびムマは、演算A=〔ムx: ムッ: ムz〕 bで示されるような、残気反応プロセッサーを基準にとったときの、原制反応プロセッサーに対する符号付き気能プロセッサー条標である。最示はメロ、dyの、およびdzを設計する関級欠元メ、、Y、、および

2、でもれたは個したとの対角を含らりて、
第2のアドレスを回動するとは研究型ペースシュトレーション回転が
含まれ、もしてこの発化型ペースシェトレーション回転は経営ペースシュトレーション回転は200円ので、スタートレーション回路は200円ので、スタートレーション回路は200円ので、スタートレーション回路は200円で、スターロコンパレーテー202、2064 よび206の対金はなる。第1のモジューロコンパレーテー202、2064 ないこのようなアーの技である。表もジューロコンプ・は、そのインフレメント、カルエジリミトレスが色物プロセッサーメイズや含むように同じ変乱しない。カルエジリミトレスが色物プロセッサーとから観視を大水、パーカビび、この開放として設定されるように、スタージョンのも、現まして、同の金として設定されるように、スタージョンのも、現まして、同の金として設定されるように、スタージョンのも、

$$th0 = \begin{cases} (-1 - \Delta y) / Y, J, & \Delta y < 0 \\ \Delta y / Y, J, & \Delta y \ge 0 \end{cases}$$

$$uh0 = \begin{cases} (-1 - \Delta z) / Z, J, & \Delta z < 0 \\ \Delta z / Z, J, & \Delta z \ge 0 \end{cases}$$

それぞれのオペランドアドレスレクスターの影響ののイアドレスカウンター は、その運行のセラューロアッターのギーバフローしないときないつでも、形式 イル技術の管理 ソータ社、ゲーラの実体的さればなりないが開発を必定するよう とはいっても、ゲータ社、からつの音がでしまっては、「はいまれている」 ではいっても、ゲータ社、からつの音がでしまっては、はいまれた。トロペータ に置すドレスカウンターは、ハイアルカクシターに関係し、そしてローアドレスカウンターに成っている。 カロイドレスカウンターに、カイアドレスカウンターにある。 カロイドレスカウンターになっている。カロペーストアレスカウンターに同 お選定し、そしてハイアドレスカウンターにあった。 お選定し、そしてハイアドレスカウンターにあった。 オーセス・ナイット、多よびとキセス(28日~292)は、アッター294によっていままれ、通常ストスロテンターにあった。 で加まり、通常へ、記録では、「はいまれています」となった。

高温が飛行人の日報会において、第2のサイクロブのブラム・コントロームン・ト17回に、オーバワの一ビットの、クロガエジのと、代きだい、 F. Take(リフドレスニュ・トのハイビットを選手 アレスカウンテー187 で、 404)に四回する。らなにお、アッチを受力が深に終めるせべるもの様だっ いて、用行くがイーバフロービットメの、テクロメジェ 50世間をの対抗でも発達 アドレスカウンテート 18日とに加雪れる、このようにして、Frate(リフドレステートのあるに、それだれの変型を関バスのかいだの管理プロビッサールの多数を発力でよった。また、日本の影響を表すったすると、生まれ、日本国の変型を表す。

例として、頃は次元4、1.1を有する物間プロセッサー300~306の ための。a=[-11.0.0] わの形の、プロセッサー間通信制度を図11A および図11Bに示す。仮述処理を関わさせた以来として、コントロールプロセ ッサーは、各物理プロセッサーの領域次元を設定するため、以下に示すようにa 特表平5-509184 (5)

ス借号278が得られ、そしてそのあと、この仮想ペース保号は仮想アドレスに 加算されて、アレイの全てのプロセッサーセルに物理アドレスを生成させる。

要10の遠隔ペースシュキレーション開発280には3つのやリューロファ ター282、284キメログ280が資金和、そしてごれらが1つづつ、原席 X メモルびことがはつ、これらのやウューロファゲーセモルドル、最初地力に ーパワー出力を拡張させた。最初地力は初かいてれたに等しい。(a) ペース セングレメントとジョントウゴは、ペースキャングメメント・リミット・ボーバ イングレメントとジョントウゴは、ペースキャングメメント・リミット・ボーバ フォースキャングメント・フィンスキャングメント・リミット・ボーバー

ペース+インクレメントぐりというの公式の入力場的の構設に等しい。 インタープロセッター通信マクロ命令を実践するマイクロコードは、データ をX、Yおよび之別には始むせら参照プロセッサーの数をカウントするため、 、それぞれF、TおよびUを使用する。各場位でデータを移動させなければなら ない物質フロセッサーの数を促送するため、シリアライザーは、F、TおよびU オペランドについてオッシアドアレスニットを以下のよりに関係的である。


0、y0 およびz0 をすでにロードしている。ただし、yは各級想プロセッサーに割り付けられたメモリービットの数である。


z 0 = V


この例の場合には、 $\Delta X = -11$ 、 $\Delta y = 0$ 、および $\Delta z = 0$ である。


図18の表は、各仮想プロセッサーにおけるこの演算のための、キーレジス ターと信号の値を示す。パス1のあいだ、仮想ベースコンパレーター回路の×レ ジスターはクリアーされており、したがって0の仮想ベースを生成する。途隔べ ースジェネレーション回路のモジューロアッダー回路は、オーバフロー信号×O を発生し、したがって!および!トのレジスターに!が加算され、これにより祭 **給物限プロセッサー(たとえば300)が宛先物理プロセッサー(たとえば30** 6) から3プロセッサーだけ離れていることが示される。遠隔ペース(これは原 給オペランドを再位度する) はVである、一方、仮想ベース (これは宛先オペラ ンドを再位置する)は0である。これは、物理プロセッサー300の領域内にあ **る原想プロセッサー308から、物理プロセッサー306の領域内にある原想プ** ロセッサー310へのデータ移動に対応する。第2の仮想処理パスのあいだに、 ×レジスターはOからVへインクレメントされ、原始または遠隔ベース〇、なら びに宛先または仮想ペースVをもたらす。第4のパスではオーバフロービット× OはOになり、このためずおよびずhのレジスターは、パスの契給点でインクレ メントされない。つぎにデータは、2つの物理プロセッサーのみを通って、物理 プロセッサー302から物理プロセッサー306へ、そしてまた物理プロセッサ ー300から物理プロセッサー304へ移動する。

図2のナノ命令シュルーション回路16名の料料を到12に示す。この日 財は、5つのピトトに図立のシケー320~328. 仮想ベース278. 協構ベ ース298。およびナノ命介メリー124に記述すれたナノ命令の設計はか ら、ナノ命令を整定させる。マイクロブログラムの制御のもとで、アフロ命やレ フスター33のビナナル命令インディスとテト332のビードをれ、そしてこれ 通常の技術的な熟達をもってなしうる本発明に対する変更および保険は、本 発明ならびに以下添付する請求項の範囲内のものであると考える。










## 特表平5-509184 (8)



間間短期のノードはよりかい協のプロセッサービルを打していても必え、 ない多点だプロセッサーアレイ(108)などの温料度アレイにプロセッサ 一番のを重ねずるかめの、返送施算アレス・命むシェトレーター (120)を おな条別をジネタム (100)、この意料を授システムは、各々の物質プロ・ サイドルのグラット (230)をいてのかる伊い場所が受力し、してこの 分割された部分のとれていては返送機の1つのノードが終する。ではなる メネレーターは、カラムに応受薬剤のよれたのイン・ドルブトに対象のプロ・

セッサーセル命令を生成し、そしてこの命令シーケンスのそれぞれについて、装 当するアドレス変更がアドレス両配置回路(166)によって与えられる。

医约

# | Col. |

第1頁の続き ②発 明 者 リー、ミンーチィ

アメリカ合衆因 27511 ノースカロライナ州 キヤリイ、カレン コート 126